Beckhoff EtherCAT IP Core for Xilinx FPGAs v2.04e Manual do Utilizador Página 30

  • Descarregar
  • Adicionar aos meus manuais
  • Imprimir
  • Página
    / 126
  • Índice
  • MARCADORES
  • Avaliado. / 5. Com base em avaliações de clientes
Vista de página 29
Features and Registers
III-18 Slave Controller IP Core for Xilinx FPGAs
Table 10: Legend
Symbol
Description
x
Available
-
Not available
r
Read only
c
Configurable
dc
Available if Distributed Clocks with all
Sync/Latch signals are enabled
rt
Available if Receive Times or Distributed Clocks
are enabled (always available for 3-4 ports)
io
Available if Digital I/O PDI is selected
red
Register changed in this version
Vista de página 29
1 2 ... 25 26 27 28 29 30 31 32 33 34 35 ... 125 126

Comentários a estes Manuais

Sem comentários