Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Manual do Utilizador descarregar pdf (Página 109)

PDI Description

Slave Controller – IP Core for Xilinx FPGAs III-97

OUTVALID

DATA

DATA_to _OUTVALID

Output DATA

OUTVALID

OE_EXT_to _DATA_inv alid

OE_EXT

WD_TRIG

DATA_to _WD_TRIG

output_event_delay

DATA_to _SYNC

SYNC0/1

Zero or High-Impedance

Figure 42: Digital Output timing

OUTVALID

OUT_ENA_valid

OUT_ENA_invalid

OUTVALID

OUT_ENA

Figure 43: OUT_ENA timing

1 2 ... 104 105 106 107 108 109 110 111 112 113 114 ... 143 144

Sem comentários

Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Manual do Utilizador Página 109